...即关闭；（2）体系结构级 （Architectural Level）主要优化方法是并行结构、流水结构、编码优化等；（3）逻辑门级（Gate Level）的主要目的是减少负载电容，优化逻辑结构，选择低功耗的逻辑器件； （4）电路级（Circuit Level）的主要方法是优化电路结构；（5...
基于24个网页-相关网页
第3章 Verilog设计结构 第4章 闸层(Gate Level)描述 第5章 资料流描述设计(Dataflow Modeling) 第6章 行为描述 第7章 函数及任务 第8章 自定逻辑电路与状态机 第9章 Verilog程式...
基于22个网页-相关网页
gate level simulation 门电路级模拟 ; 门电路级模仿 ; 逻辑闸层次模拟 ; 闸位准模拟
gate level logic simulation [计] 门级逻辑模拟 ; 闸位准逻辑仿真
gate level description 闸门位阶记述 ; 逻辑闸层次描述
Gate-level netlist 门级网表 ; 级电路
Gate-Level Netlist Verification 门级验证
Gate Level Model 逻辑闸层次模型
Gate-level minimization 闸阶数之简化
Gate Level Design 完成逻辑闸层次设计
logic gate level 逻辑闸级
Using gate level modeling might not be a good idea for any level of logic design.
使用门级建模对于任何逻辑设计都不是一个好的设计。
The energy optimization methods in circuit level and gate level have been investigated widely.
线路层、门层等低层能量优化方法已经得到广泛研究。
Constant components and output opened ports in the result of high level synthesis lead to explicit redundancy in gate level technology mapping.
高级综合结果中常量元件和输出悬空端口导致门级工艺映射结果中存在显式冗余。
应用推荐