go top

gate level simulation

  • 门级仿真:指在数字电路设计中,使用门级逻辑模型进行的仿真。
  • 门级逻辑模拟:指在数字电路设计中,使用门级逻辑模型进行的模拟。

专业释义

  • 门级模拟
    门电路级模拟
    闸位准模拟

·2,447,543篇论文数据,部分数据来源于NoteExpress

双语例句

  • The design of MCS-51 Microcontroller is followed the Top-Down design way, including system partition coding (VHDL) RTL simulation synthesis, gate level simulation ect.

    对MCS—51单片机进行正向设计包括系统划分、编写代码RTL级仿真综合仿真

    youdao

  • The LOP circuit module is described in gate level with VHDL, which has passed the logic simulation and verification. It is applied to the design of floating-point adder.

    LOP电路设计采用VHDL语言描述通过逻辑仿真验证并在浮点加法器设计中得到应用。

    youdao

  • A new analytical model and some algorithms based on the conventional gate-level simulation are presented in this article.

    本文传统的门级逻辑模拟模型算法基础引进了一些概念,导出了种新的分析模型和算法。

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定