所谓外延层是指在集成电路制造工艺中，生长沉积在晶圆衬底上的那一部分。
这些新一代HDTR有一个薄型 外延层 ( epitaxial layer )和一个使用中空多发射级结构的优化单元。它的电流容量大、安全操作区域更宽，而功耗更小。
基于552个网页-相关网页
...制程却让它们的p型掺杂区域无法达到理想的特性。对于一个像是能够达到固态照明目标的真实亮度发光体所需要做的乃是在外延层(epilayer)堆积结构中具有低电阻及不连续掺杂剖面结构的高掺杂浓度的p型区域，但现今制程会产生阻碍电流分散(current spreading)的高阻抗材...
基于236个网页-相关网页
...04、再次用测量机器测量监测晶圆的薄层电阻值； 步骤405、计算两次测量的薄层电阻值的差值。 在具体实施过程中，可在外延层(EPI)的N型衬底上制作P阱，也可 在外延层的P型衬底上制作N阱，从而形成P/N结。外延层的材质是硅单 晶，电阻率是0.09ohrrvcm。
基于83个网页-相关网页
... epiplanar integrated circuit 表面集成电路 epitaxial film 外延层 epitaxial mesa transistor 外延台面晶体管 ...
基于64个网页-相关网页
Results show that the epilayer-side mounting form can reduce the heat accumulation in the lasers more effectively.
通过获得的模拟结果的对比，判断得到外延层朝下的烧结方式可以更好改善激光器的散热效果。
参考来源 - 半导体激光器的热特性及封装技术研究Vertical PNP Transistor whose base is epitaxy layer was used as output. The collector of the Vertical PNP transistor was set on the back of the chip with low resistance P+ substrate as ohm contact.
在工艺中，采用了SMART功率集成技术实现电路的大功率，基区是外延层的纵向PNP晶体管作为输出，将集电极置于芯片背面，采用低电阻率P~+衬底作为欧姆接触。
参考来源 - 低漏电流功率开关集成电路·2,447,543篇论文数据，部分数据来源于NoteExpress
外延沉积接着用以形成一外延层于该外延表面上。
Epitaxial deposition is then used to form an epitaxial layer on the epitaxy surface.
给出了在较低阈值下节约材料生长时间的各外延层厚度。
Appropriate thicknesses of epilayers are given with lower threshold gain and more economical material growth time.
实验结果证明IGBT的下降时间随着外延层厚度的增加而增加。
The experimental results prove that the fall time of IGBT increases when increasing the thickness of the epitaxial layer.
应用推荐