...I、SPI等； 高速外设模块：寄存器以SYSCLKOUT为时钟基准进行存取操作；SYSCLKOUT经高速分频器分频后，产生高速时钟（HSPCLK）。高速外设功能模块就以HSPCLK为时钟基准运行。
基于24个网页-相关网页
缓存使用高速时钟频率下，缓存跟低比例的内存速度同样有用。
Use of caches At higher clock speeds, caches are useful as the memory speed is proportionally slower.
它内置一个低功耗、高速、16位不失码的采样adc、一个内部转换时钟和一个多功能串行接口。
It contains a low power, high speed, 16-bit sampling ADC with no missing codes, an internal conversion clock, and a versatile serial interface port.
由于反馈器件的限制，高速伪码不能采用单独依赖提高时钟频率的方法。
Because of the limits of feedback devices, high speed pseudo noise code generation cannot depend simply on the improvement of clock rate.
应用推荐