...寄存器传输级;门级网表;可靠性; 手工 综合 [gap=987]Keywords:application specific integrated circuit;register transfer level;register transfer level;reliability;manual synthesis ..
基于2076个网页-相关网页
FPGA设计流程 注释: RTL = register transfer level（寄存器传送级） 设计流程方法 Quartus II软件功能强大，易于使用的设计流程如下所示： 预先I/O分配和确认： Quartus II软件采用了预先 I/O分配和...
基于20个网页-相关网页
...准模拟模块 布尔原语 层次化的元件（比如用户根据特殊要求定制的） 用户创建的寄存器传输级描述（Register Transfer Level，RTL） HDL设计方法是指：当PSoC芯片所提供的IP核资源不能满足设计需要时，设计者需要使用硬件描述语...
基于12个网页-相关网页
register transfer level floor plan 暂存器传送层级平面图
register transfer level rtl 寄存器传输级
RTL Register Transfer Level 寄存器传送级别 ; 寄存器传送级
register transfer level model 寄存器传输级模型
register transfer level circuits 寄存器传输级电路
Verification is the bottleneck of more and more complex integrated circuit designs, and doing verification directly on register transfer level (RTL) is a promising solution.
验证是当前越来越复杂的集成电路设计中的瓶颈，在寄存器传输级（RTL）直接做验证是目前比较有效的一种途径。
RTL(register transfer level) functional verification system for package assembly function in IPOA application is illustrated in this paper.
介绍一种对IPOA应用中的组包功能进行RTL功能验证的系统。
The influence of architectures on synthesis methods is discussed, and a clustered register transfer level architecture as object architecture is presented.
文章讨论了寄存器传输级结构对综合方法的影响，并提出使用分模块的寄存器传输级结构作为高层次综合的目标结构。
应用推荐