时钟树，是个由许多缓冲单元(buffer cell)平衡搭建的网状结构，它有一个源点，一般是时钟输入端(clock input port)，也有可能是design内部某一个单元输出脚(cell output pin)，然后就是由一级一级的缓冲单元搭建而成，具体的多少级，根据你的设置以及所使用的单元而定，目的就是使所用终点的clock skew(一般最关心这个)、insertion delay以及transition了，满足设计要求。
...uting) 布局(floor plan and placement) 布局(floor 扫描链(scan 扫描链(scan chain) 时钟树(clock 时钟树(clock tree generate) 布线(routing) 布线(routing) 时序优化(timing 时序优化(timing optimization) 无线效应(fix 无线效应(fix antenna effect) 设计...
基于8个网页-相关网页
In the thesis, we make a deep research on the key technology in ASIC backend design, such as Floorplan, Power-supply distributed design, Clock Tree Synthesis, NanoRouting, Layout Verification.
深入研究了布局规划、电源网络分配、时钟树综合、详细布线以及物理验证等后端设计关键技术。
参考来源 - 基于ASIC实现雷达信号处理芯片的后端设计By using auto placement and routing, the floorplan, clock tree synthesis, placement and routing were achieved. Finally, the asynchronous FIFO of the PCI interface controller was accomplished.
利用自动布局布线工具完成芯片的顶层规划、插入时钟树、布局和布线,最终完成用于PCI接口芯片的异步FIFO设计。
参考来源 - 用于PCI接口芯片的异步FIFO设计·2,447,543篇论文数据，部分数据来源于NoteExpress
本论文对时钟树综合中的几个最关键问题进行深入研究。
And the clock tree synthesis is the most critical factor in timing closure.
芯片测试结果的正确也验证了这种时钟树综合方案的有效性。
The correct test results of the chip also verify the effectiveness of this clock tree synthesis program.
被禁用的模块中包含的相关逻辑和时钟树会因此停止消耗能量。
Associated logic and clock trees contained in a disabled module will therefore stop consuming power.
应用推荐