锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器。
... LCGS Laboratories Command Guidance System 实验室指挥领导系统 LCH LatCH 锁存器 LCH Logical CHannel queue 逻辑通道队列 ...
基于126个网页-相关网页
5.2 SR锁存器（Set-Reset Latch）一、或非门组成的SR锁存器1、电路结构与工作原理由门电路组成的，它与组合逻辑电路的根本区别在于，电路 中有反馈线，即门电路的...
基于36个网页-相关网页
Based on the construction of traditional flip-flop, we propose a novel edge-triggered flip-flip using one latch controlled by narrow pulse according to race-hazard of clock.
在传统触发器结构的基础上，本文提出了单闩锁结构边沿触发器设计，它通过利用时钟信号的竞争冒险产生窄脉冲控制单一锁存器以实现触发器的一次状态转换功能。
参考来源 - 低功耗逻辑电路设计及在RISC设计中的研究·2,447,543篇论文数据，部分数据来源于NoteExpress
比较器是前置放大器与动态锁存器组成的开关电容电路。
It is a switch capacitor circuit which consists of the preamplifier and dynamic latch.
该比较器包含一级预放大器、动态锁存器及时钟控制反相器。
The comparator includes a preamplifier, a dynamic latch and a clocked inverter.
文中主要讨论常用时序逻辑模型(D锁存器、D触发器和T触发器)的建立。
This article mainly discusses the building of such sequence logic models as D_latch, D_FF and T_FF.
应用推荐