基于DS1302电子时钟的设计—《科技视界》—2012年第3期—龙源期刊网 关键词】DS1302 ；AT89C51；时钟系统 [gap=476]Key words】DS1302; AT89C51; Clock system
基于248个网页-相关网页
文中详细介绍了此同步时钟系统的系统结构。
It also gives a detailed description of the system architecture.
卫星驯服时钟系统由于具有精度高、成本低的特点获得广泛应用。
The satellite disciplined clock system is widely applied due to its high accuracy and low cost.
异步fifo的设计方案对于多时钟系统中异步接口电路的设计具有一定的参考价值。
The asynchrony FIFO module can be applied in the other asynchrony interface circuit design in multi-clock system.
基于CMOS工艺的高性能处理器时钟系统，集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。 本文介绍了一种基于CMOS工艺的高性能处理器时钟系统设计，设计频率为200MHz，VCO的相位噪声为-110dBC/Hz@100kHz。作者详细分析了锁相环路的结构及组成，并介绍了消除噪声的设计方法。VSPACE=12 HSPACE=12 ALT="图1：锁相环在时钟产生中应用。 锁相环广泛应用于时钟系统设计中，其中包括相位同步以及时钟倍频等应用。通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。此外，很多芯片控制链逻辑需要占空比为50%的时钟，因此需要一个2倍于此的时钟源，集成在芯片内部的PLL可以将外部时钟合成为此时钟源。
应用推荐