• pll clock generator - 引用次数：4

  PLL clock generator with its low-cost, high performance, easy integration becomes the mainstream of industrial design.

  锁相环时钟发生器以其低造价、高性能、易于集成的优点成为工业上设计的主流。

  参考来源 - 时钟产生系统中的锁相环电路设计

·2,447,543篇论文数据，部分数据来源于NoteExpress