逻辑时钟脉冲发生器
Logic clock pulse generator
以上为机器翻译结果，长、整句建议使用 人工翻译 。
逻辑控制电路设计：D触发器、不重叠时钟脉冲发生器等模块的设计。
Logical control circuit design: this part includes the design of DFF, non-overlap clock generate and so on.
youdao
应用推荐
模块上移
模块下移
不移动