go top

行时钟

网络释义

  Line clock

l_LCLK:行时钟(Line clock),用于指示一行数据由移位寄存器到显示驱动芯片传输完毕,并使得行指针加1。在16位TFT方式下,就是水平同步 信号;

基于20个网页-相关网页

  FSYS

系统运行时钟(FSYS)最高可以达到8MHz.

基于12个网页-相关网页

短语

串行时钟 SCLK ; SCK ; SCL

串行时钟线 SCL ; SCK ; Serial ClockLine ; CLK

串行时钟输入 SCLK ; Serial clock input ; DCLK ; SCK

串行时钟信号 SCL ; SCK ; CLKX ; Serial Clock singal

飞行时钟 Fly O'Clock

串行时钟芯片 Serial Timekeeper Chip

窜行时钟 SCL serial clock

自由运行时钟 free running clock

 更多收起网络短语

有道翻译

行时钟

Row clock

以上为机器翻译结果,长、整句建议使用 人工翻译

双语例句

  • 接口内部时钟()模式下工作,AD 7721提供所需的时钟

    The serial interface operates in internal clocking (master) mode, the AD7721 providing the serial clock.

    youdao

  • 该文提出采用拟合偏差方法时钟调整策略有效克服网络延迟抖动时钟同步影响

    This paper adopts a strategy of fitting offset to adjust time, to conquer the impact of network delay and jitter on clock synchronization effectively.

    youdao

  • 该文提出采用拟合偏差方法行时钟调整策略有效克服网络延迟抖动时钟同步影响

    A strategy of fitting offset to adjust time is proposed to conquer the impact of network delay and jitter on clock synchronization effectively.

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定