码速调整是指有控制的改变数字信号的速率，使其能与不同于自身固有速率的数字信号的速率相一致的过程。
定义 中文名称： 码速调整 英文名称： justification 定义： 以受控方式改变数字信号的数字速率的处理过程。这种过程不丢失或损伤信息。其目的是使与复用设备不同步的各支路得到复用。 应用学科： 通信科技（一级学科
基于62个网页-相关网页
... 洛杉矶磨损试验||Los Angeles abrasion test 码速调整||code rate justification 码头||wharf ...
基于16个网页-相关网页
In the paper, common problems on positive justification are analysed, such as frame assignment, transition process, jitter. Then the frequency spectrum of a gappy clock is analysed which will be recovered by PLL.
本文首先分析了正码速调整所涉及的一般问题，如帧定位，过渡过程，抖动等，其次分析了码速恢复锁相环需要平滑的缺口时钟的频谱，最后通过实例说明了应用FPGA进行同步设计的一般方法。
参考来源 - 用FPGA实现数字复接·2,447,543篇论文数据，部分数据来源于NoteExpress
码速调整技术是准同步复接中的一项关键技术。
The justification technique is a key technique in plesiochronous multiplex.
设计了正码速调整技术中快慢时钟的三种控制电路。
The three controlling circuits with fast and low clock in code speed adjust technique are designed.
信息传输需要在同步环境下进行，码速调整技术和帧调整技术是创造同步环境经常采用的两种技术。
Information is transported through a synchronized path, so the pulse justification and the frame justification are the mostly adopted methods.
应用推荐