为了降低测试成本，我们在芯片设计阶段做相应的 可测性设计，由片内的逻辑（PLL control）产生at-speed 测试时钟，本文将在后 面详细讨论这一方法。
基于12个网页-相关网页
由片内的逻辑
By chip logic
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动