go top

网络释义专业释义

  SCL

但是分析I2C总线的时序可知, I2C总线规定其时钟线SCL线)和和数据线(SDA线)是各设备对应输出状态相“与”的结果,任一设备都可以用输出低电平的方法延长SCL低电平时间,迫使高速设备...

基于761个网页-相关网页

  SCK

...架构设计过程后才显现出来, 这种安排还有另外一个好处,设计师有几个选择,I2C只需要两个信号来实现:SDA(数据线)和SCK(时钟线),如温度和电压以及时间信息将被保存,使用CPLD和FPGA,设计师只需要处理他们的应用和逻辑要求,现在设计必须处理寻址和总线控制...

基于292个网页-相关网页

  SCLK

SPI总线有4根信号线,分别是从机选择线( SS) 、时钟线( SCLK) 、主机输出从机输入线( MOSI) 、主机输入从机输出线( MISO) :· SS:用于选择激活某个从机,由主机驱动输出。

基于270个网页-相关网页

短语

串行时钟线 SCL ; SCK ; Serial ClockLine ; CLK

一根叫串行时钟线 Senal Clck Line

行时钟线 Serial ClockLine ; SCL

及串行时钟线 Serial ClockLine ; SCL

接收时钟线 X O RCPB ; V O RCPA

无线电时钟 radio clock

为串行时钟线 Serial ClockLine ; SCL

一根为串行时钟线 Serial Clock Line

另一根为串行时钟线 Serial Clock Line

 更多收起网络短语
  • clock line
  • clock line

·2,447,543篇论文数据,部分数据来源于NoteExpress

双语例句

  • 数据时钟线集电极开路的。

    The Data and Clock lines are both open collector.

    youdao

  • 辅助设备(指键盘)检查时钟线如果时低电平禁止发送数据。

    The auxiliary device checks the 'clock' line. If the line is inactive, output from the device is not allowed.

    youdao

  • 键盘或者鼠标发送数据时,首先必须检查时钟线确认处于电平

    When the keyboard or mouse wants to send information, it first checks the Clock line to make sure it's at a high logic level.

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定