全数字式锁相环 ADPLL ; all digital phase-locked loop
数字式锁相环
Digital phase locked loop
以上为机器翻译结果，长、整句建议使用 人工翻译 。
介绍了锁相环(PLL)技术和直接数字式频率合成(DDS)技术的基本工作原理，给出了一种提高DDS输出频率精度及减小其相位截断误差的方法。
This paper introduces the theory of the phase-locked loop (PLL) and the direct digital synthesis (DDS), a method to improve the precision of DDS and reduce its phase truncation error is also given.
youdao
应用推荐
模块上移
模块下移
不移动