串口时钟和帧同步可以由处理器内核产生，也可从外部接收，在CCLK（内核时钟）:HCLK（外设时钟）=1：1条件下，最高串行时钟速率可达到HCLK/2。
基于24个网页-相关网页
定时器用来对外设时钟 PLCK
外设时钟控制寄存器 PCLKCR
低速外设时钟 LSPCLK
高速外设时钟寄存器 HISPCP
高速外设时钟预定标器 HISPCP
外设总线时钟 PBCLK
设置外屏时钟模式 select clock
外设时钟
Peripheral clock
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动