...体系结构）071高性能总线（灿｛B）和连接片内外设功能 的VLSI（VeryLarge Scale Integration，超大规模集成电路）外设总线（VPB），输入端 口最大为112个。其128位宽度的存储器接口和独特的加速结构使32位代码能够 在最大时钟速率下运行。
基于44个网页-相关网页
...总线与 EMIF的专用接口，4表示内核数据总线与 EMIF的专用接口，1表示DMA总线与 EMIF的专用接口，3表示外设总线（PERIPHERAL BUS）与 EMIF的专用接口。也就是说内核可以通过四种方式来访问 EMIF外设接口。
基于28个网页-相关网页
The RTL simulation of the CLB-PVCI bridge. The research and practice of this dissertation complete the design of a bus bridge module which between the on-chip system bus and the peripheral bus.
本论文的研究与实践工作完成了一个片上系统总线和外设总线之间的总线桥模块设计。
参考来源 - CLB·2,447,543篇论文数据，部分数据来源于NoteExpress
而符合PVCI标准的外设总线上连接的往往是低速度、低数据宽度的IP。
The peripheral bus that conform the PVCI standard usually used to connect IPs with low speed and low data width.
本论文的研究与实践工作完成了一个片上系统总线和外设总线之间的总线桥模块设计。
The research and practice of this dissertation complete the design of a bus bridge module which between the on-chip system bus and the peripheral bus.
地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。
The address bus is used by the processor to select aspecific memory location or register within a particular peripheral.
应用推荐