写FIFO可由写使能WEN控制，当WEN为低时，可在每个写时钟(WCLK)的上升沿将数据写入。读FIFO则由读使能REN控制，当REN为低时，可在每个读时钟(RCLK)的上升沿将数据读出。
基于138个网页-相关网页
以便标志出采样是A通道还是B通道的，典型的同步输入是字时钟（WCLK）。而每个子帧是以三种同步型中的一种来开始，它们用来对接收器进行同步
基于32个网页-相关网页
‘ 具备对输入信号的FLAG（数据有效标志）和WCLK（输入时钟）进行 监测的能力． 具有自检功能。
基于16个网页-相关网页
数据输入端由写时钟（WCLK）和写使能（WEN）控制。当WEN有效且FIFO非满时（满标志FF为高），数据在写时钟WCLK的上升沿被写入。
基于8个网页-相关网页