7.7.2 PLL 锁定状态 每当PLL 输入频率、PLL 预分频比或PLL 反馈分频比改变时，PLL 需要一定时间（TLOCK）来 同步为新设置。 在POR 或时钟切换操作期间选择PLL 作为时钟源时，会应用TLOCK。
基于20个网页-相关网页
memory tlock 存储区
cylinder tlock 汽缸体
comparative test tlock 比较用试验
应用推荐
模块上移
模块下移
不移动