go top

time margin

  • 时间余量

网络释义英英释义

  时序馀裕

...时脉产生器系列产品EProCLock,据称能以最低的功耗和成本结构,协助系统硬体设计者实现高速讯号完整性、时序馀裕(timing margin)和性能,并降低制造成本。

基于28个网页-相关网页

  导致的时钟余裕

(以减小时钟倾斜(Skew)导致的时钟余裕 (timing margin) 受损) 时钟走线首先要注意制止阻抗不连续,在驱动器端的时钟线设定阻抗为Z0为40Ω,然后每条线扇出成一对线,每条的Z0基本加倍...

基于24个网页-相关网页

  来增加信号的时序容限

...减小DQS与/DQS(DQS是数据Strobe,源同步时钟,数据的1和0由DQS作为时钟来判断) Skew(时滞)来增加信号的时序容限Timing Margin)。Posted CAS是提高总线利用率的一种方法。

基于16个网页-相关网页

  时序余裕

...频率产生器系列产品EProCLock,据称能以最低的功耗和成本结构,协助系统硬件设计者实现高速讯号完整性、时序余裕(timing margin)和性能,并降低制造..

基于16个网页-相关网页

短语

Timing Margin of Latches 锁存器的时序条件

Timing margin

  • abstract: Timing margin is an electronics term that defines the difference between the actual change in a signal and the latest time at which the signal can change in order for an electronic circuit to function correctly. It is used in the design of digital electronics.

以上来源于: WordNet

双语例句

  • If the bus incorporates a robust timing margin, small adjustments in the clock timing should produce no errors.

    如果总线充足的时间间隙时钟时间上很小调整不会产生错误

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定