... [all_outputs] 2.3 输出负载（Output Loading）：0.5pF à set_load $O_LOAD 0.5 [all_outputs] 3 时序例外（Timing Exception）：无 合成软体之时序报告 当Synopsys Design Compiler将电路合成完毕后，执行下面指令可以产生时序报告： report_timing -path f...
基于54个网页-相关网页
timing exception
时间异常
以上为机器翻译结果，长、整句建议使用 人工翻译 。
With the exception of scientific computing and the occasional timing test or benchmark, it just doesn't come up.
除了科学计算和偶尔的计时测试或基准测试程序，其它情况下几乎都用不着它。
youdao
应用推荐
模块上移
模块下移
不移动