每个CLB周围有三态缓冲器(TBUF)，可用来 驱动邻近CLB上方和下方的水平长线。三态缓冲器可以由相邻 CLB的X、Y、 XQ、YQ的输出所驱动，或者由附近单长线所驱 动。
基于48个网页-相关网页
（1）CLB CLB是FPGA的核心，主要用于实现组合逻辑和复杂时序逻辑， 每个CLB 由4个slice、2个三态缓冲（TBUF）及内部的快速互连机制和开关矩阵（Switch Matrix） 相连组成，并最终连接FPGA上的布线资源。
基于12个网页-相关网页
接收和发送的微包的大小分别是由接收缓冲区（RBUF）和发送缓冲区（TBUF） 的大小决定的。RBUF 和TBUF 的大小可以通过写是当的MSF CSR 来设置成64、128 或256 字 节。
基于8个网页-相关网页
在研究了FPGA动态局部可重构技术中基于三态缓冲器(Tri-state Buffer,TBUF)总线宏结构的基础上,采用Xilinx ISE FPGA Editor可视化的方法实现总线宏的设计,并...
基于2个网页-相关网页
应用推荐