用户逻辑和软核的综合应加合适的时序约束 以满足设计的要求 约束条件可由综合文件(Synthesis Script ) 给出完成设计输入后进入设计实现阶段在此阶段固核的网表和设计约束文件 用户综合出的网表和设计约束文件一起输入给FPGA 布局布...
基于12个网页-相关网页
synthesis script
合成的脚本
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动