同样的，多核CPU中的写缓冲区（store buffer）也可能实验乱序优化：它会把要写入内存的值先在缓冲区中缓存起来，以便让该写操纵之后的指令先履行，进而呈现违背次序一致性的履...
基于42个网页-相关网页
主线程将它已经提交的存储指令所操作的值和地址都存放在一个存储缓存（store buffer，StB）中。CRT会通过将尾线程的存储指令中的值和地址与StB中的项进行比较来判断是否有错误发生。
基于32个网页-相关网页
比如双核，CPU0执行到释放锁得时候，由于CPU高速缓存(cache)和写缓存(Store Buffer)的存在，主内存中可能_instance对象还没有创建，当CPU1执行到_instance==null时候，判断为true，然后接下去就创建了另外一个对象...
基于20个网页-相关网页
... 数据缓存(Data Cache) 存储缓冲区(Store Buffer) 可编程中断控制器(Programmable Interrupt Controller) ...
基于2个网页-相关网页
speculative store buffer 推测式存储缓冲器
buffer store [计] 缓冲存储器 ; 缓冲积蓄器 ; 缓冲储存器
store data buffer [计] 存储数据缓冲器
buffer store device 缓冲储存器装置 ; 缓冲存储器装置
buffer store address 缓冲储存器地址
buffer store page 缓冲储存页 ; 缓冲存储页面
buffer store location 缓冲储存器位置
Store and Forward buffer 存储发送缓存
elastic buffer store 弹性缓冲存储器
应用推荐