...准基带数字信号符号率为7.56MHz，在发端对7.56MHz基带数字信号采用滚降系数α为0.05的平方根升余弦（Square Root Raised Cosine，SRRC）滤波成形可以保证信号带宽小于8MHz（实际为7.938MHz）, 基带成型滤波已经实现验证。
基于12个网页-相关网页
... 主动低通滤波器 Active low-pass filter 方根低通滤波器 Square Root Raised Cosine 标准低通滤波器 standard low pass filter ...
基于6个网页-相关网页
...准基带数字信号符号率为7.56MHz，在发端对7.56MHz基带数字信号采用滚降系数α为0.05的平方根升余弦（Square Root Raised Cosine，SRRC）滤波成形可以保证信号带宽小于8MHz（实际为7.938MHz）, 基带成型滤波已经实现验证。
基于4个网页-相关网页
...作为帧头,将帧头和帧体组合成信号帧; （4）采用具有线性相位延迟特性的FIR 升余弦平方根低通滤波器（Square Root Raised Cosine,SRRC）对信号进行整形; （5）将基带信号进行上变频调制到RF 载波上。
基于4个网页-相关网页
Square-root Raised Cosine Filter 平方根滤波器
SQUARE ROOT RAISED COSINE FILTER 奈奎斯特滤波器
square root raised cosine filtered 采用平方根升余弦滤波
square-root raised cosine fir filter 平方根升余弦滚降滤波器
square-root raised cosine roll-off filter 平方根升余弦滚降滤波器
square-root raised-cosine roll-off FIR filter 平方根升余弦滚降FIR滤波器
Realizes V. 29 signal basic modulate and demodulate procedure which includes square root raised cosine rolling-off shaping filter and orthogonal channel signal modulator and demodulator.
分别实现了V．29信号基本调制解调过程，包括平方根升余弦滚降脉冲成形技术的滤波器实现，以及对信号的正交调制与解调过程。
This paper introduces design, optimization and implementation with FPGA of square-root raised cosine roll-off digital filter.
介绍了平方根升余弦滚降数字滤波器的设计和优化方法，并提出了用FPGA实现其硬件电路的方案。
Square-root raised cosine roll-off digital filter was widely applied to baseband shaping filter and match filter in modern digital communication.
现代数字通信中广泛采用平方根升余弦滚降数字滤波器作为基带成形滤波器和匹配滤波器。
应用推荐