...分信号传输；串行解串器 [gap=1409]ber; field programmable gate array(FPGA); low voltage differential signal(LVDS); SerDes ...
基于392个网页-相关网页
摘要： 目前，许多标准和协议采用高速收发器(SERDES)作为实体接口。 一种能支持这些应用的最新技术就是具备嵌入式数Gb收发器的低功耗FPGA架构，它能让设计人员利用高生产率的EDA工具...
基于238个网页-相关网页
High Speed SerDes 高速传输接口
Typical SerDes 典型串行器
SerDes - Data Interface 串行器和解串器
SERDES IC SERDES芯片
High-Speed Serdes 高速Serdes
The basic form of a high-speed communicator is a programmable logic device FPGA, A/D and D/A converter, and SerDes.
高速通信平台的基本构成,是以可编程逻辑器件FPGA为核心,控制外围的A/D、D/A转换器和串化解串器。
参考来源 - 基于软件无线电技术的高速通信平台·2,447,543篇论文数据，部分数据来源于NoteExpress
以上来源于: WordNet
In addition, the SerDes physical links can be turned off when unused for even lower power.
此外，串器物理链路可关闭未使用时，甚至更低的功耗。
Serial communications based on SERDES adopt the clock_data recovery(CDR) instead of both data and clock transmitting, which solve the problem of clock skew.
基于SERDES的串行通信过程中采用时钟和数据恢复技术（CDR）代替同时传输数据和时钟，从而解决了限制数据传输速率的信号时钟偏移问题。
应用推荐