On the basis of reachability analysis, we further study how to verify temporal property in sequential circuits.
3.在可达性分析的基础上,进一步验证时序电路的时态逻辑属性。
参考来源 - 基于SystemC的时态逻辑属性验证方法研究·2,447,543篇论文数据,部分数据来源于NoteExpress
以上来源于: WordNet
A method of designing asynchronous sequential circuits is presented.
本文提出异步时序电路的设计方法。
A new method for designing synchronous sequential circuits (SSC's) is described.
介绍了一种设计同步时序逻辑电路的新方法。
How to implement the initialization for synchronous sequential circuits is a important issue.
如何实现同步时序电路的初始化是时序电路测试中的关键问题。
应用推荐