基于FPGA的控制系统高速总线的设计与开发--《浙江大学》2011年硕士论文 制系统内部总线的特性,提出了高速总线的总体架构和设计指标,结合最新的多点低压差分信号(M-LVDS)标准和软件时钟数据恢复(SCDR, soft clock data recover)技术设计了物理层协议,实现了256Mbps的高速串行通信,保证32个节点小于lms的总线调度周期。通
基于4个网页-相关网页
...CI模块的编程结构--与非网 6） SCI状态寄存器2(SCI Status Register 2，SCS2 ) （7） SCI数据寄存器(SCI Data Register ，SCDR ) SCDR为SCI系统最常用的寄存器，它的地址是：$0018。
基于2个网页-相关网页
应用推荐