除高速串行数据信号路径外，测试参考时钟(RefClk) 的信 号完整性也非常关键。
基于76个网页-相关网页
这些PLL从参考时钟输入引脚(REFCLK)上的单一输入时钟产生多个时钟，用于传输时钟。为此，器件需要最多三种.
基于36个网页-相关网页
与DSP时钟相似，MCU子系统时钟也是由输入时钟(REFCLK)的扩缩版本衍生的。RISC使用的PLL与DSP PLL一样，因此，RISC处理器使用与DSP相同的最小输入时钟频率限制或扩缩值 (scaling value...
基于24个网页-相关网页
CFR基准时钟(RefClk)，此位禁用； CFR<5>: SYNCLK屏蔽位；
基于24个网页-相关网页