2)时钟控制部分:外部时钟(clk),像素时钟输出(pclk),控制信号输入端（PWDN），可用 于实现掉电模式的开关
基于16个网页-相关网页
C2 CHIP_ENB 输入 芯片休眠模式控制脚(PWDN) C3 VSYNC 输出 场同步信号输出
基于1个网页-相关网页
应用推荐
模块上移
模块下移
不移动