...一基底与多个微电子组件，每个微电子组件包括一图案化特征(patterned feature)于该基底上，其中该图案化特征(patterned feature)包括至少一电性接触窗，此集成电路也包括多层内联机层用以将电能分布至多个微电子组件，此内联机层包括多个导体构件与每个内联机...
基于4个网页-相关网页
A logic operation is performed on the plurality of circuit layouts to extract the patterned feature.
在该若干个电路布置上执行一逻辑操作，以撷取图案化特征结构。
A method for improving the critical dimension uniformity of a patterned feature on a wafer in semiconductor and mask fabrication is provided.
一种在半导体与罩幕制造中改善晶圆上的图案化特征结构的临界尺寸均匀性的方法。
应用推荐