2.2 输出延迟（Output Delay）：1.2ns Æ set_output_delay $O_DELAY -clock MY_CLOCK [all_outputs]
基于68个网页-相关网页
第 1 节所述的接口信号的时序性质 通过输入延时（ inputdelay ）和输出延时（ output delay ）表达：选择类信号到它所控制部件的延时被 定义为该端口的输出延时；条件类信号到由它所触 发的时钟沿的延时被定义为该端口相对...
基于16个网页-相关网页
output delay time 输出延迟时间
Output delay at power-on 开机时延时输出
Simple Output Delay 简单输出延时
Input and Output Delay 输入输出延时
Set Output Delay 设置输出延时
output delay value 输出延迟数值
Clock To Output Delay 时钟到输出的延时
Trigger to Output Delay 触发到输出延时
Output delay time selectable 输出延迟时间可选择
From the side of the generation principle of switching signals for power switches, the output delay of digital voltage regulator is studied and compensated by certain correction strategy.
从功率开关控制信号产生机理的角度,分析了数字电压调节器输出信号的延时产生原因,根据控制理论的原理设计了两种输出延时补偿策略,并在实际系统中分别进行了验证。
参考来源 - SPWM逆变器控制技术研究·2,447,543篇论文数据，部分数据来源于NoteExpress
应用推荐