...能增幅降到了20％左右，主要有三个原因：气冷散热的局限，指令级并行处理利用空间的减小和基本不变的 内存延迟 ( memory latency ) 指令级并行并不需要程序员的参与，编译器和硬件会隐式的处理；但是线程级并行和数据级并行需要程序员显式的编写并行代码。
基于56个网页-相关网页
四线程测试 ，将运行File Compression（文件压缩）、Memory Latency（内存潜伏）、HDD-Virus Scanning（硬盘-病毒扫描）和File Encryption（文件加密）4项工作。
基于30个网页-相关网页
...合光纤、无线科技（Free-Space Technologies）以及光学PCB 等三项组件，构成强大的光电接口，解决现有内存延时（Memory latency）的技术瓶颈。
基于24个网页-相关网页
在Benchmarks页面，可以分别对内存进行带宽（Memory Bandwidth）和内存时延（Memory Latency）性能测试笔者建议分别进行这两个测试，可能的话，可以多试几次，主要是测试内存在大数据量情况下的稳定性三星金条内存一次性通过...
基于10个网页-相关网页
memory latency time 记忆潜时 ; [计] 存储器等待时间 ; 无足够的内存
Memory Latency Tolerance 访存延时包容
memory input bus latency time 存储器等待时间
Controlling Memory Use and Latency 控制内存使用以及延迟
Given these trends, it was expected that memory latency would become an overwhelming bottleneck in computer performance.
鉴于这些趋势，预计内存延迟将成为压倒性的计算机性能的瓶颈。
Thus, it is important to study protocols and implementation of system bus to hide memory latency and increase memory access rate.
因此研究系统总线协议及其实现技术对于隐藏访存延迟和提高访存速度具有重要意义。
Off-chip memory latency is mainly determined by DRAM latency, and memory bandwidth is determined by data transfer rate through the memory bus.
片外存储系统的访存延迟主要由DRAM延迟决定，带宽则是由内存总线的数据传输率所决定。
应用推荐