Chapter 2 introduces the peripheral, core architecture, memory architecture and IDDE of ADSP-BF561.
第2章介绍ADSP-BF561的外设、内部结构、存储结构和开发环境。
参考来源 - 无线通讯可视终端中的视频软件设计和优化实现·2,447,543篇论文数据,部分数据来源于NoteExpress
以上来源于: WordNet
Memory architecture, background processes and threads.
内存架构、后台进程和线程。
Note: The rest of the article will dedicate to 32-bit memory architecture only.
注意: 本文的后续部分只针对 32 位内存体系结构。
Note: This default HP-UX memory architecture USES the SHARE_MAGIC kernel executable.
注意:缺省的HP - UX内存架构使用SHARE_MAGIC内核可执行程序。
应用推荐