该器件支持低电压差分信号（LVDS），低电压正射极耦合逻辑（LVPECL）以及高速电流控制逻辑（HCSL）在各种应用兼容性标准。
基于812个网页-相关网页
SY89537L和SY89538L均含有可接收晶振或参考输入的锁相环(PLL)、多时钟分配器、4个低电压伪发射极耦合逻辑(LVPECL)输出以及1个低电压差分信号(LVDS)输出。两款时钟综合器均具有PLL前端，能够通过一个晶振或时钟参考输入合成时钟信号。
基于20个网页-相关网页
应用推荐
模块上移
模块下移
不移动