内部产生的串行时钟由低速外设时钟（ LSPCLK）和两 个波特率选择寄存器确定。
基于24个网页-相关网页
如果此位元被设定，在SCI-A 外围范围内的低速频率(LSPCLK)将被致能。在低电力操作下，此位将被使用者或经由重置设为0。
基于12个网页-相关网页
应用推荐
模块上移
模块下移
不移动