从TLV320AIC23数据手册可知,其系统时钟(MCLK)为12.288MHz,左右通道数据切换时钟(LRCLK)等于采样时钟(96kHz),数据位时钟(BCLK)为64×左右通道数据切换时钟(6.144MHz)。这样才能保证整个系统的同步性。
基于20个网页-相关网页
数字输出通过两个提供串行数据输出引脚(每个立体声对一个)和一个共同的帧时钟(LRCLK)和位时钟(BCLK).或者,一个的TDM模式可以用来支持多达16个频道单条TDM数据线.
基于15个网页-相关网页
...,近段时间重又开始小烧,将此机重返天日,想将DAC换上1543再玩一下,因原来改过VCD,DSP中的时钟(CLK)信号、左右声音识别(LRCLK)、数据(DATA)信号均已找到,请问1543能否直接接上时钟(CLK)信号、左右声音识别(LRCLK)、数据(DATA)信号?
基于8个网页-相关网页
应用推荐