从TLV320AIC23数据手册可知，其系统时钟（MCLK）为12.288MHz，左右通道数据切换时钟（LRCLK）等于采样时钟（96kHz），数据位时钟（BCLK）为64×左右通道数据切换时钟（6.144MHz）。这样才能保证整个系统的同步性。
基于20个网页-相关网页
数字输出通过两个提供串行数据输出引脚（每个立体声对一个）和一个共同的帧时钟（LRCLK）和位时钟（BCLK）.或者，一个的TDM模式可以用来支持多达16个频道单条TDM数据线.
基于15个网页-相关网页
应用推荐
模块上移
模块下移
不移动