高速收发器逻辑(High Speed Transceiver Logic)
...入扇出至输出，SLEEP 引脚使能睡眠模式，以关断器件，输入支持各种单端和差分逻辑电平，包括 LVPECL、LVDS、HSTL(高速收发器逻辑)、CML(电流模式逻辑)和 CMOS。
基于206个网页-相关网页
为了解决传统I/Obuffer工作频率低的问题，出现了各种新的接口标准，如GTL(体效应收发逻辑)、HSTL(高速收发逻辑)、PECL(正发射极耦合逻辑)、LVDS(低压差分信号)等，但这些技术大都被国外垄断，国内很少有人研究。
基于28个网页-相关网页