... 高阶记述语言：high level description language 高阶合成器：high level synthesis 高角晶界：High-angle boundary ...
基于56个网页-相关网页
高层次综合( high level synthesis, HLS) 是指将一个数字 系统的行为描述转化成可实现该行为的寄存器传输级( r egis- ter t ra...
基于40个网页-相关网页
在IP 的电路设计过程中,我们运用高阶合成(High level synthesis)的技巧,对于时序排程(Timing schedule)的最佳化与暂存器数目的最佳化,都经过特别的处理,使电路达到最理想的架构.IP功能及特性
基于28个网页-相关网页
大量的辅助性工作，将精力集中于创造性的方案与概念的构思上。这个阶段的EDA技术主要有如下特征。 ① 高层综合（High Level Synthesis，HLS）的理论与方法取得进展，从而将EDA设计层次由RT级提高到了系统级（又称行为级），并且推出了相应的行为
基于8个网页-相关网页
High-level synthesis of the Design 高层综合建筑方案设计
High-level Synthesis Software Engineer 高层次
High-Level Synthesis 高级综合
high-level synthesis tool 高级综合工具
subset for high level synthesis 综合子集
vhdl high level synthesis system vhdl语言高级综合系统
automation of high-level synthesis 高级综合自动化
High level test synthesis 高级测试综合
Thirdly, this thesis proposed high level synthesis approach based on finite field theory.
第三，提出基于有限域理论的高级综合方法。
参考来源 - 基于PSA和有限域理论的高级综合研究An embedded microprocessor core used for ASIC′s is presented,which is compatible with 80C51 microprocessor. The core is designed by using high level synthesis,and fabricated successfully in a 1.2 μm technology.
采用高层综合的方法设计出80C51微处理器嵌入式内核,并在1.2μm工艺线上完成了投片实验,获得了满意的结果。
参考来源 - 80C51微处理器嵌入式内核的设计研究·2,447,543篇论文数据，部分数据来源于NoteExpress
The research on "integrating high level synthesis and floorplan" is a very important part in the research on electronic design automation.
介绍了高层次综合与布图规划相结合的基本方法与技术及其研究进展。
The verification automaton and the algorithm for abstracting critical path are proposed to verify high level synthesis process automatically.
为了便于自动验证高层综合过程，给出了验证自动机模型。
In the high level synthesis, scheduling and allocation are dependent on each other. Scheduling may be done before, after or at the same time as allocation.
在高级综合中，调度与分配过程是相互依赖的，调度可在分配之前、之后或与分配同时进行。
应用推荐