在Altera的低成本的Cyclone系列器件中，有一种经过简化的快速锁相环(Fast PLL)，可完成时钟的倍频、分频、相移、占空比调整和外部时钟输出，能够利用FPGA内部的全局时钟网络进行系统级时钟管理和时钟偏移(clo...
基于38个网页-相关网页
dds-driven pll fast dds激励pll
Some technique problems in fast frequency hopping synthesis are solved by making use of a programmable time division-fractional division PLL.
该合成器采用程控时分复用小数分频锁相技术，解决了快速跳频频率合成中的诸多固难。
We present a design for an adaptive gain phase-locked loop (PLL) that features fast acquisition, low jitter, and wide tuning range.
提出了一种快捕获，低抖动，宽调节范围的增益自适应锁相环的设计。
应用推荐