... Trigger Setting（触发设置）对话框如图所示。 Trigger Clock Edge（触发边沿）： Positive（上升沿）、 ...
基于1个网页-相关网页
trigger clock edge
触发时钟边缘
以上为机器翻译结果，长、整句建议使用 人工翻译 。
To erase redundancy of the clock, improve clock utilization rate and reduce power dissipation, this paper proposes the logic design of low power flip-flop based on double edge trigger.
从消除时钟冗余，提高时钟利用率以达到降低功耗的思想出发，提出基于双边沿触发的触发器的逻辑设计。
youdao
应用推荐
模块上移
模块下移
不移动