...电路 网络室低功耗无线传感网络项目组 实习生 UART模块的VerilogHDL代码实现项目RTL源代码逻辑综合（Synopsys Design Compiler）项目网表的时序分析（Synopsys Prime Time）项目布局布线（Cadence SoC Encounter） 2002/07--2003/05：杭州可靠性仪器厂 所属行...
基于10个网页-相关网页
synopsys design compiler
Synopsys设计编译器
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动