go top

static design verification

网络释义

  静态验证

... 可测性设计及测试码自动生成 Design-For-Test (DFT) and Test Vector Generation 静态验证 Static Design Verification 系统级设计 System Level Design ...

基于4个网页-相关网页

有道翻译

static design verification

静态设计验证

以上为机器翻译结果,长、整句建议使用 人工翻译

双语例句

  • Static verification and design by contract relay on theorems that are mostly based on deterministic approach.

    静态验证契约式设计理论大部分属于确定性理论范畴。

    youdao

  • The kind of virtual simulation provides basis for the verification of dynamic and static interference, path planning, and the parametric design of the grinder.

    文中虚拟仿真与分析也机床结构设计中的静态干涉轨迹规划合理性参数设计的合理性评价提供了依据

    youdao

  • Finally USES FPGA platform for BIST functions and timing verification, and through design compiler, static timing analysis, automatic placing and routing to achieve a BIST system layout.

    最后利用FPGA平台实现了BIST功能时序验证通过综合、静态时序分析自动布局布线实现了BIST系统版图设计

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定