在模式1 时，他与取样时脉(Sampling Clock)是相同的。而在模 Acute -17- 式2 时，触发时脉却是取样时脉的两倍，也就是触发频率只有取样频率 一半的速度。
基于10个网页-相关网页
...you were free to decide the location » 你可以自由决定位置 sampling clock » 取样闹钟 My mother worried about ___ the early bus because she --- get up early » 我母亲担心年初次的巴士因为她——起早 ..
基于6个网页-相关网页
只需在原型板上新增锁相回路(PLL)，提供所需的取样时脉(sampling clock)即可。FPGA的设置流程相当简单，可轻松整合至现有的程序(script) 中，自动选取大约100个探测讯号(probed signal)，就能见度来说，...
基于2个网页-相关网页
sampling clock noise 采样时钟带来的噪声
sampling clock recovery 采样时钟恢复
synchronous sampling clock 同步采样时钟
Sampling Clock Synchronization 采样钟同步
sampling clock frequency offset 采样时钟频率偏差
synchro no us sampling clock 同步采样时钟
sampling clock offset estimation 采样钟偏移估计
Pixel clock output frequencies range from 10mhz to 140mhz with sampling clock jitter of 250ps peak to peak.
像素时钟输出频率范围从10mhz到140mhz的采样250ps的峰峰值抖动。
The frequency synchronization and sampling clock synchronization technique in high definition TV (HDTV) are investigated.
研究了高清晰度数字电视(HDTV)中的频率同步及采样钟同步技术。
Offering direct digital frequency synthesis (DDFS) based on the frequency -phase to achieve the following sampling clock.
提出基于频相的直接数字频率合成技术（DDFS）实现采样的跟随时钟。
应用推荐