中英▼
go top

parallel bus interfaces

网络释义

  并口

SCLK Serial clock input 并口（parallel bus interfaces）  成本较串口高，lcd controller 性能高  一般同时支持（SPI） pin IM[3:0] Selects the System interface mode.

基于8个网页-相关网页

有道翻译

parallel bus interfaces

并行总线接口

以上为机器翻译结果，长、整句建议使用 人工翻译 。

$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定