芯片封装形式介绍 . 2 倍于芯片尺寸的封装, 主要有适用于存储器的少引脚CSP 和适用于ASIC 的多引脚CSP， 具体为芯片上引线(LOC，Lead On Chip) ，微型球栅阵(MB GA ， Micro - B GA) 和面阵列(L GA ，Land Grid
基于4个网页-相关网页
...了因应构装薄型化所开发的新技术[3]；为了因应晶片大型化之趋向与克服引脚架与打线接合条件之限制，晶片吊挂构装(Lead-on-Chip，LOC)舍弃传统的晶片黏结方式，而以聚?
基于4个网页-相关网页
lead on chip 脚端由晶片引线端焊接之封装体 ; 体为芯片上引线
应用推荐