cycled interrupt source 周期性中断源
Period interrupt source 周期中断源
multiple interrupt source 多中断源
multi interrupt source mechanism 多中断源机制
source interrupt 中断源
Archiving Source Interrupt Detected 侦测到保存的来源中断
On this paper,the UART design has variable baud rate,the length of data frame and odd-even checking mode. Moreover,it has interrupt source,interrupt priority level and the ability of anti-interference and self checking.
该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。
参考来源 - 基于FPGA的通用异步收发器的设计·2,447,543篇论文数据，部分数据来源于NoteExpress
应用推荐