... 发射极耦合逻辑 emitter coupled logic (ECL); 发射极耦合逻辑门 ECL gate; 发射极耦合逻辑电路 emitter coupled logic circuit; ...
基于12个网页-相关网页
Basic Unit ECL Gate Circuit ECL门电路的基本单元
low voltage ECL OR-AND gate 低压ECL或与门电路
ecl logic gate 射极耦合逻辑门电路
This paper puts forward a method of using CMOS chip of delay and ECL gate to generate short pulse, and analyzes the principle of generation.
提出了使用延时芯片和ECL门产生极窄脉冲的方法，并对其产生原理做了理论分析。
The ECL OR-AND-gate can simplify a generalized ECL circuits structures, for example, an ECL double-edge-triggered D flip-flop.
作为常规ECL门的补充类型，常可用于简化一般ECL电路结构，例如ECL双边沿D触发器。
应用推荐