中英▼
go top

delay generator using vhdl

网络释义

  说明

... 说明：适用于DDR3 控制器代码等的FPGA代码-DDR3 controller code for FPGA code, etc. 说明：Arithmatic logic unit 说明：Delay Generator using VHDL ...

基于1个网页-相关网页

有道翻译

delay generator using vhdl

使用VHDL的延时发生器

以上为机器翻译结果，长、整句建议使用 人工翻译 。

$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定