go top

clock control block

网络释义

  时钟控制模块

...小规模的CycloneII 器件中(EP2C5 和 EP2C8 ) , 有2 个PLL和8 个全局时钟网络,另外有2 个时钟控制模块(Clock Control Block), 用来控制全局时钟网络的选择和使用。

基于12个网页-相关网页

  时钟控制块

Stratix® III器件里,输入时钟管脚、PLL counter输出和时钟控制块(clock control block)的输入之间的映射关系如下:

基于8个网页-相关网页

有道翻译

clock control block

时钟控制块

以上为机器翻译结果,长、整句建议使用 人工翻译 。

$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定